请选择 进入手机版 | 继续访问电脑版
查看: 1929|回复: 22

Verilog_HDL硬件描述语言(上下册)

[复制链接]

签到天数: 7 天

[LV.3]熟人面孔

发表于 2013-8-21 10:08:28 | 显示全部楼层 |阅读模式
Verilog_HDL硬件描述语言(上下册)

Verilog HDL是一种硬件描述语言,用于从算法级、门级到开关级的多种抽象设计层次的 数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之 间。数字系统能够按层次描述,并可在相同描述中显式地进行时序建模。

Verilog HDL 语言具有下述描述能力:设计的行为特性、设计的数据流特性、设计的结构 组成以及包含响应监控和设计验证方面的时延和波形产生机制。所有这些都使用同一种建模 语言。此外, Verilog HDL语言提供了编程语言接口,通过该接口可以在模拟、验证期间从设 计外部访问设计,包括模拟的具体控制和运行。

Verilog HDL语言不仅定义了语法,而且对每个语法结构都定义了清晰的模拟、仿真语义。 因此,用这种语言编写的模型能够使用Ve r i l o g仿真器进行验证。语言从C编程语言中继承了多 种操作符和结构。Verilog HDL提供了扩展的建模能力,其中许多扩展最初很难理解。但是, Verilog HDL语言的核心子集非常易于学习和使用,这对大多数建模应用来说已经足够。当然, 完整的硬件描述语言足以对从最复杂的芯片到完整的电子系统进行描述。
目录.jpg
目录2.jpg
游客,如果您要查看本帖隐藏内容请回复





签到天数: 323 天

[LV.8]指点江湖

发表于 2014-11-11 08:37:26 | 显示全部楼层
想看看!!!!!
回复 支持 反对

使用道具 举报

签到天数: 323 天

[LV.8]指点江湖

发表于 2014-11-11 08:38:04 | 显示全部楼层
谢谢分享
回复 支持 反对

使用道具 举报

签到天数: 132 天

[LV.7]化身百千

发表于 2014-11-11 10:25:35 | 显示全部楼层
谢谢分享
回复 支持 反对

使用道具 举报

签到天数: 452 天

[LV.9]元老将成

发表于 2014-11-11 11:58:17 | 显示全部楼层
过来看看啊、、、
回复 支持 反对

使用道具 举报

签到天数: 132 天

[LV.7]化身百千

发表于 2014-12-9 08:12:16 | 显示全部楼层
谢谢分享
回复 支持 反对

使用道具 举报

签到天数: 1 天

[LV.1]人海中人

发表于 2015-1-21 19:05:16 | 显示全部楼层
想看看!!!!!
回复 支持 反对

使用道具 举报

该用户从未签到

发表于 2015-1-23 15:36:47 | 显示全部楼层
比较好
回复 支持 反对

使用道具 举报

签到天数: 2 天

[LV.1]人海中人

发表于 2015-1-27 16:36:02 | 显示全部楼层
感谢楼主的分享
回复 支持 反对

使用道具 举报

签到天数: 1277 天

[LV.10]论坛见证者

发表于 2015-2-18 09:08:45 | 显示全部楼层
感谢楼主分享
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

关闭

站长推荐上一条 /2 下一条

返回顶部