Arrow DECA评测3——PLL应用

yiqizhenshanhe · 发表于 2016-2-25 22:57:47

本帖最后由 yiqizhenshanhe 于 2016-2-25 23:00 编辑

在FPGA应用中，PLL是最常用的IP核了，基本上大多数的设计都会使用到这个IP核，其重要性可想而知。DECA板中FPGA内部有4个PLL，不进行合理利用，实在是浪费。

设置好输入时钟（50mhz），第一路输出时钟100mhz，其余都是1mhz。
现在modelsim仿真验证，养成用modelsim仿真的好习惯，

仿真验证通过后，再看看signal tap中FPGA内部是如何工作的，做一个简单的PLL点LED实验，沿用上一篇文章写的LED灯模块，只是由50mhz的输入时钟变成了100mhz的输入时钟，综合后的图如下所示

用signal tap 看看FPGA内部的时序

LED在闪烁，也就是输出的电平呈现高低变换。

黑溱郎 · 发表于 2016-2-26 08:29:35

学习了，谢谢分享。

yanhaijian · 发表于 2016-2-26 10:51:28

期待大作。

suoma · 发表于 2016-2-26 21:42:04

谢谢分享学习一下

yiqizhenshanhe · 发表于 2016-2-28 09:19:17

黑溱郎发表于 2016-2-26 08:29
学习了，谢谢分享。

谢谢大家支持

yiqizhenshanhe · 发表于 2016-2-28 09:20:01

yanhaijian 发表于 2016-2-26 10:51
期待大作。

谢谢大家支持

yiqizhenshanhe · 发表于 2016-2-28 09:20:33

suoma 发表于 2016-2-26 21:42
谢谢分享学习一下

客气了，互相学习。

糖悦之果飞 · 发表于 2016-2-29 10:09:35

亲，可以将内容一并发到经验频道，很有机会获得每月之星的呢http://jingyan.eeboard.com/

yiqizhenshanhe · 发表于 2016-3-1 21:31:29

糖悦之果飞发表于 2016-2-29 10:09
亲，可以将内容一并发到经验频道，很有机会获得每月之星的呢http://jingyan.eeboard.com/ ...

好的，有空我整整。

站长推荐 /2