亲,“电路城论坛”已合并升级到更全、更大、更强的「新与非网」。了解「新与非网」
签到天数: 4 天
连续签到: 1 天
[LV.2]偶尔看看I
使用道具 举报
签到天数: 68 天
[LV.6]常住居民II
签到天数: 8 天
[LV.3]偶尔看看II
yiqizhenshanhe 发表于 2016-3-7 23:43 同学,这个不是VHDL,是Verilog,就像C和汇编一样,是两码事。还有,这个代码,module到endmodule,下面没 ...
本版积分规则 发表回复 回帖后跳转到最后一页
查看 »
手机版|小黑屋|与非网
GMT+8, 2024-3-29 17:34 , Processed in 0.135824 second(s), 22 queries , MemCache On.
苏公网安备 32059002001037号
Powered by Discuz! X3.4
Copyright © 2001-2020, Tencent Cloud.