从零学习FPGA深入理解阻塞赋值和非阻塞赋值语句（我的实....

ihalin

学习FPGA我的第五实验记录一下
理解阻塞赋值和非阻塞赋值语句(写写我自己的理解心得)
在Verilog HDL 语句中，信号有两种赋值方式
1.非阻塞赋值方式（b<=a;）
2.阻塞赋值方式（b=a;）;
现在先理解阻塞和非阻塞：
阻塞”是指在进程语句（initial和always）中，当前的赋值语句阻断了其后的语句，也就是说后面的语句必须等到当前的赋值语句执行完毕才能执行。而且阻塞赋值可以看成是一步完成的，即：计算等号右边的值并同时赋给左边变量。
非阻塞赋值：b<=a;
是时序逻辑常用的赋值语句因为他是并行的和先后顺序没有关系；
例如：
这种顺序
{
always@(posedge clk)
begin
b<=a;
c<=b;
end
}
和{
always@(posedge clk)
begin
c<=b;
b<=a;
end
}
是一个效果的

阻塞赋值：b=a;
always@(posedge clk)
begin
b=a;
c=b;
end

always@(posedge clk)
begin
c=b;
b=a;
end
这两个是不一样的,他们赋值是有顺序的。
第一个c=a;
第二个b=c;

这是我现在的理解。
谢谢

ihalin

     占楼

噗噗熊

不错，顶起来