请选择 进入手机版 | 继续访问电脑版
电路城论坛交流群:579145816
查看: 66|回复: 0

[进行中] arm中的PLL,MPLL,UPLL,FCLK,HCLK,PCLK的作用概述

[复制链接]

签到天数: 33 天

[LV.5]正式坛友

发表于 2018-6-27 22:15:36 | 显示全部楼层 |阅读模式
前言:
    不同公司,不同等级的ARM架构也是有许多共同的地方,因此以最为广泛使用的2440为实例讲解。

一,PLL
    S3C2440 CPU主频可达400MHz,开发板上的外接晶振为12M,通过时钟控制逻辑的PLL(phase locked loop,锁相环电路)来倍频这个系统时钟。2440有两个PLL(phase locked loop)一个是MPLL,一个是UPLL。UPLL专用于USB设备,常用频率为48MHz96MHz。MPLL用于CPU及其他外围器件,用于产生FCLKHCLKPCLK三种频率,上电时,PLL并没有被启动,FCLK=Fin=12MHz,若要提高系统时钟,需要软件来启动PLL。

    1,FCLKCPU提供的时钟信号。

    2,HCLK是为AHB总线提供的时钟信号, Advanced High-performance Bus,主要用于高速外设,比如内存控制器,中断控制器,LCD控制器, DMA 等。

    3,PCLK是为APB总线提供的时钟信号,Advanced Peripherals Bus,主要用于低速外设,比如看门狗,UART控制器, IIS, I2C, SDI/MMC, GPIO,RTC and SPI等。

二,参考文件
1,http://blog.csdn.net/heqiuya/article/details/8021655
2,http://zhidao.baidu.com/link?url ... aJxlF32GKwDPrrl55UG
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

关闭

站长推荐上一条 /1 下一条


返回顶部